Auf der Fachmesse Embedded World 2026 hat Espressif das System-on-Chip (SoC) ESP32-S31 sowie das zugehörige Software-Framework ESP-IDF 6.0 vorgestellt. Das ESP32-S31 vollzieht einen Architekturschritt von einfachen Mikrocontrollern hin zu einer hochintegrierten Systemlösung für anspruchsvolle Edge- und IoT-Anwendungen.
Das SoC basiert auf einer Dual-Core RISC-V-Architektur mit einer Taktfrequenz von bis zu 320 MHz und erweiterter SIMD-Parallelverarbeitung. Drahtlos kombiniert der Chip Wi-Fi 6, Bluetooth 5.4 (mit simultanem Support für LE Audio und Classic Audio) sowie IEEE 802.15.4 (Thread/Zigbee). Ergänzt wird die Konnektivität durch einen integrierten Gigabit-Ethernet-MAC (bis zu 1000 Mbps). Speicherseitig unterstützt das SoC neben 512 KB internem SRAM externen 8-Bit-DDR-PSRAM mit bis zu 250 MHz Taktfrequenz und simultanem Flash-Zugriff. Die Grafik- und Multimediapipeline umfasst Hardwarebeschleunigung für JPEG-Codierung/-Decodierung, 2D-Grafik und simultane Kamera- sowie Display-Ansteuerung. Der Sicherheitsbereich umfasst ein Trusted Execution Environment (TEE), Hardware-Verschlüsselung von Flash und PSRAM, PUF-Schlüsselerzeugung sowie Schutz gegen physische Seitenkanalangriffe.
Begleitend senkt ESP-IDF 6.0 durch den Wechsel von Newlib zur schlanken C-Bibliothek picolibc den RAM-Bedarf von Anwendungen deutlich und standardisiert Build-Prozesse auf Basis moderner CMake-Workflows.
Wichtigste Punkte & Zeitstempel
0:02 System-Positionierung des ESP32-S31: Espressif präsentiert das ESP32-S31 als multifunktionales High-Performance-SoC für Next-Gen-IoT-Anwendungen, das Konnektivität, Multimedia und Security vereint.
1:31 All-in-One Konnektivität: Das SoC integriert Wi-Fi 6, Bluetooth 5.4 (inklusive BLE und Classic Mode) sowie Low-Rate WPAN (Thread/Zigbee) auf einem einzigen Silizium-Die.
2:22 Gigabit-Ethernet-Unterstützung: Erstmals wird in dieser ESP32-Klasse ein dedizierter Ethernet-MAC-Controller verbaut, der kabelgebundene Datenraten von bis zu 1000 Mbps unterstützt.
2:35 Dual-Core RISC-V Prozessor: Wechsel zu zwei RISC-V-Kernen bei bis zu 320 MHz Taktfrequenz inklusive erweiterter SIMD-Datenpfade für parallele Bild-, Audio- und KI-Datenverarbeitung.
4:02 DDR-PSRAM Speicheranbindung: Ergänzend zu den 512 KB internem SRAM unterstützt der Chip externen 8-Bit-DDR-PSRAM bei Taktraten von bis zu 250 MHz mit simultanem Zugriff auf Flash und RAM.
4:40 Dedicated Multimedia-Hardware: Integrierte Beschleunigung für JPEG-Encoding/-Decoding, Farbraumkonvertierung und 2D-Grafik ermöglicht den parallelen Betrieb von hochauflösenden Kameras und Displays.
5:21 Synchronisierte Audio-Architektur: Unterstützung von Bluetooth 5.4 LE Audio und Classic Audio bei zeitgleicher Hardware-Timingsynchronisation im Silizium zur Reduzierung von Latenzen.
5:56 Erweiterte Hardware-Sicherheit: Implementierung eines Trusted Execution Environment (TEE), Flash- und PSRAM-Verschlüsselung, PUF-Technologie zur Schlüsselgenerierung sowie physischem Schutz gegen Seitenkanalangriffe.
6:39 ESP-IDF 6.0 Framework: Veröffentlichung der neuen Entwicklungsumgebung mit neuem Installation Manager, Umstellung auf die leichtere C-Bibliothek picolibc zur Reduzierung des RAM-Bedarfs, CMake-Anpassung und Entfernung veralteter APIs.
Glossar
SoC (System-on-Chip): Ein integrierter Schaltkreis, der alle wesentlichen Komponenten eines Computersystems (Prozessor, Speicher, Peripherieschnittstellen) auf einem einzelnen Halbleiter-Chip vereint.
RISC-V: Eine offene, lizenzfreie Befehlssatzarchitektur (ISA), die auf dem Prinzip des Reduced Instruction Set Computing basiert.
SIMD (Single Instruction, Multiple Data): Eine Rechnerarchitektur-Kategorie, bei der ein einziger Befehl gleichzeitig auf mehreren Datenpunkten parallel ausgeführt wird, was die Effizienz bei Audio-, Video- und KI-Berechnungen steigert.
DDR-PSRAM (Double Data Rate Pseudo-Static RAM): Ein externer dynamischer RAM-Speicher, der interne Refresh-Zyklen selbst steuert (pseudo-statisch) und Daten bei steigender und fallender Taktflanke überträgt.
WPAN (Wireless Personal Area Network): Drahtlose Funknetzwerke für kurze Distanzen; im IoT-Kontext meist basierend auf dem Standard IEEE 802.15.4 (z. B. Thread oder Zigbee).
MAC (Media Access Control): Die Hardware-Steuerungsschicht im OSI-Modell, die für den physischen Zugriff und die Adressierung auf dem Übertragungsmedium (z. B. Ethernet) zuständig ist.
PUF (Physically Unclonable Function): Eine Hardware-Sicherheitsfunktion, die mikroskopische, fertigungsbedingte Zufallsvariationen des Halbleiters nutzt, um einen einzigartigen, nicht auslesbaren kryptografischen Schlüssel zu erzeugen.
TEE (Trusted Execution Environment): Ein isolierter, abgesicherter Bereich auf dem Hauptprozessor, der die Integrität und Vertraulichkeit von sensitivem Code und Daten unabhängig vom Hauptbetriebssystem garantiert.
picolibc: Eine speziell für eingebettete Systeme mit stark begrenztem Arbeitsspeicher optimierte C-Standardbibliothek, die als schlanker Ersatz für Newlib dient.