Dieses Video behandelt die 32-Bit-RISC-V-Prozessorkernfamilie „Chinka“ (auch als QingKe bekannt), die von WCH (Qinheng Microelectronics) von Grund auf intern entwickelt wurde. Es beleuchtet die strategischen Vorteile einer proprietären Kernarchitektur im Vergleich zu Standard-IP-Lizenzen und zeichnet die technologische Evolution der Serie nach – vom kostengünstigen V2-Kern für einfache Anwendungen über den V3V-Kern mit integrierter Vektorerweiterung (RVV) für digitale Signalverarbeitung (DSP) und maschinelles Lernen bis hin zum leistungsstarken V5F-Kern mit Hardware-Gleitkommaeinheit (FPU), Taktraten bis zu 480 MHz und optimierten Speicherstrukturen. Das Material zeigt, wie WCH seine Mikrocontroller innerhalb von drei Jahren von einfachen 8-Bit-Alternativen zu fortschrittlichen 32-Bit-Plattformen mit modernster Peripherie ausgebaut hat.
Wichtigste Punkte & Zeitstempel
0:00 Einführung in Chinka: Vorstellung der 32-Bit-RISC-V-Prozessorkernfamilie Chinka, die von WCH (Chenhong Micro Electronic / Qinheng) als proprietärer Siliziumkern für embedded Mikrocontroller entwickelt wurde.
01:56 Vier strategische Vorteile: Die Eigenentwicklung bietet vier Kernvorteile gegenüber externen Lizenzen: vollständige Kontrolle über die Hardware-Roadmap, architektonische Flexibilität ohne Lizenzbeschränkungen, optimierte Hardware-Effizienz für enge Embedded-Workloads und ein einheitliches Software-Ökosystem.
03:11 Kern-Evolution (V2 bis V5F): Die skalierbare Serie deckt unterschiedliche Leistungsklassen ab, beginnend beim ultrakostengünstigen Chinka V2 als 8-Bit-Ersatz bis hin zu rechenintensiven Prozessoren für komplexe Steuerungen.
03:57 Chinka V3V & Vektorberechnung: Der Chinka V3V integriert die RISC-V Vector (RVV) Extension, die SIMD-artige Simultanoperationen für datenintensive Aufgaben wie DSP, Audiofilterung, Echtzeit-Bildverarbeitung und Edge-KI-Inferenz in MCUs wie dem CS32V407 ermöglicht.
04:50 Chinka V5F Crossover-Leistung: Der High-End-Kern V5F bietet Hardware-Gleitkommaunterstützung, einen Befehlscache (I-Cache) sowie eng gekoppelte Speicher (ITCM / DTCM) für verzögerungsfreie Befehls- und Datenausführung bei Taktraten von bis zu 480 MHz.
05:38 Ökosystem-Transformation: WCH-Mikrocontroller haben sich von simplen Einstiegs-8-Bit-Modellen zu funktionsreichen 32-Bit-Plattformen mit USB 3.0, Ethernet und modernen Speicherarchitekturen gewandelt.
06:16 Roadmap und Dual-Core-Zukunft: Die Chinka-Architektur entwickelt sich kontinuierlich weiter und setzt in neuesten Generationen auf Dual-Core-Konfigurationen, bei denen zwei Prozessoren parallel arbeiten.
Glossar
RISC-V: Ein offener Befehlssatzstandard (Instruction Set Architecture, ISA) auf Basis des RISC-Prinzips, der ohne Lizenzgebühren frei genutzt, modifiziert und erweitert werden kann.
MCU (Microcontroller Unit): Ein Mikrocontroller; ein kompakter integrierter Schaltkreis, der Prozessor, Speicher und Peripheriekomponenten auf einem einzigen Chip vereint, um spezifische Steuerungswarteschlangen auszuführen.
RISC-V Vector (RVV) Extension: Eine architektonische Standarderweiterung von RISC-V, die Vektorberechnungen unterstützt, um denselben mathematischen Befehl auf mehrere Datenelemente gleichzeitig anzuwenden (Vektorverarbeitung).
DSP (Digital Signal Processing): Digitale Signalverarbeitung; die mathematische Bearbeitung von analogen Signalen (wie Audio, Video oder Sensordaten), die nach einer Digitalisierung in Echtzeit berechnet werden.
Edge-KI-Inferenz (AGI Inference): Die Ausführung eines vortrainierten Künstliche-Intelligenz-Modells direkt auf einem lokalen Endgerät (wie einem Mikrocontroller), anstatt Daten an die Cloud zu senden.
I-Cache (Instruction Cache): Ein schneller, kleiner Hardware-Zwischenspeicher für Prozessor-Befehle, der die Latenz beim Abrufen von Programmcodes reduziert.
ITCM / DTCM (Instruction / Data Tightly Coupled Memory): Ein direkt an die CPU angebundener, extrem schneller RAM-Speicher mit garantierter Null-Wartezeit für zeitkritische Programmbefehle (ITCM) oder Daten (DTCM).
FPU (Floating-Point Unit): Gleitkommaeinheit; ein spezialisierter Hardware-Schaltkreis zur beschleunigten Berechnung von Kommazahlen.
Crossover-Mikrocontroller: Eine hybride Mikrocontroller-Klasse, die die einfache Handhabung und deterministische Echtzeitfähigkeit von klassischen MCUs mit der hohen Rechenleistung von kleineren Anwendungsprozessoren (MPUs) kombiniert.