Dieses Transkript beleuchtet grundlegende Strategien zur Reduzierung von Entwicklungs- und Herstellungskosten bei Leiterplatten (PCBs) und deren Bestückung (PCBA). Es analysiert sowohl fertigungstechnische Parameter – wie Schichtanzahl, Platinenabmessungen, Leiterbahnbreiten, Vias, HDI-Technologien, Impedanzkontrolle und Oberflächenveredelungen – als auch montagebezogene Einsparpotenziale durch Stücklistenkonsolidierung (BOM), Bauteilgrößen (SMD vs. THT) und die Auswahl von Alternativkomponenten. Ziel ist es, Entwicklungs- und Serienkosten (unter anderem am Beispiel von Anbietern wie JLCPCB) zu minimieren, ohne dabei die Signalintegrität oder die elektromagnetische Verträglichkeit (EMV) zu gefährden.
Wichtigste Punkte & Zeitstempel
0:00 Einführung in die Kostenoptimierung: Die Reduzierung von Hardware- und PCB-Kosten umfasst sowohl die Platinenfertigung als auch den Bestückungsprozess und richtet sich primär nach den spezifischen Anforderungen des jeweiligen Designs und Stückzahlenvolumens.
2:06 Vorteile von 6-Layer-Platinen: Sechsschichtige Leiterplatten bieten zu günstigen Preisen (z. B. 2 $ für 5 Stück bei 50x50 mm inklusive ENIG und Vias im Pad) dedizierte Masse- und Leistungsebenen sowie eine verbesserte Routing-Effizienz.
4:02 Schichtanzahl (Layer Count): Vier Lagen gelten als Industriestandard und sollten vor unnötig hohen Schichtanzahlen bevorzugt werden, um Kosten gering zu halten, während gleichzeitig eng angebundene Referenzebenen erhalten bleiben.
7:44 Platinengröße und Panelisierung: Die physischen Abmessungen und die Platinenform beeinflussen direkt, wie viele Platinen auf einem Standard-Fertigungspanel Platz finden und wie sie voneinander getrennt (V-Cut oder Fräsen) werden.
9:46 Leiterbahn- und Via-Dimensionen: Kleinere Leiterbahnen und Vias erhöhen den Fertigungsaufwand und mindern die Ausbeute. Empfohlen werden Standard-Vias mit 0,7 mm Pad-Durchmesser und 0,3 mm Bohrung sowie 0,3 mm breite Leiterbahnen für Signale.
13:42 Erweiterte Fertigungsverfahren: Techniken wie HDI (High-Density Interconnect), Blind/Buried Vias, Randplattierung (Edge Plating) oder Goldfinger erfordern zusätzliche, kostenintensive Prozessschritte.
16:01 Impedanzkontrolle (Controlled Impedance): Die Vorgabe spezifischer dielektrischer Schichtaufbauten für Hochgeschwindigkeits-Schnittstellen (wie USB 3.0 oder Gigabit-Ethernet) ist ein wesentlicher Kostentreiber und sollte nur bei tatsächlichem Bedarf angewendet werden.
18:18 Materialien und Oberflächenveredelung: Standard-FR4-Material und grüne Lötstoppmaske sind am kostengünstigsten. Veredelungen wie ENIG (chemisch Nickel-Gold) oder Sonderfarben erhöhen den Preis und teils die Durchlaufzeit.
21:21 Stücklistenkonsolidierung (BOM Consolidation): Das Reduzieren einzigartiger Bauteile minimiert Rüstzeiten an Bestückungsautomaten, senkt Lager- und Beschaffungskosten und vereinfacht das Designmanagement.
24:32 Bauteilgrößen und Gehäuseformen: Die Verwendung von SMD-Passiven im Format 0603 ist ideal; kleinere Formate (wie 0201) oder komplexe Gehäuse wie BGAs und QFNs erhöhen die Bestückungskosten und erfordern teurere Prüfverfahren wie Röntgeninspektion.
28:02 Komponentenbeschaffung und Ersatzteile: Die Auswahl günstigerer Ersatzbauteile für unkritische Schaltkreise in Absprache mit dem Auftragsfertiger senkt die Gesamtstückkosten in der Volumenproduktion.
Glossar
PCB (Printed Circuit Board): Eine unbestückte Leiterplatte, die als mechanische Basis und elektrisches Verbindungswerknetz für elektronische Bauteile dient.
PCBA (Printed Circuit Board Assembly): Der vollständige Prozess der Bestückung und Montage einer Leiterplatte mit elektronischen Bauteilen.
BGA (Ball Grid Array): Eine Gehäuseform für integrierte Schaltungen, bei der die elektrischen Anschlüsse als kleine Lötkugeln auf der Unterseite des Chips angeordnet sind.
QFN (Quad Flat No-Leads): Ein flaches SMD-Chipgehäuse, bei dem die elektrischen Kontakte als flache Pads an den Rändern der Unterseite liegen.
QFP (Quad Flat Package): Ein oberflächenmontierbares Chipgehäuse mit herausgeführten Anschlussbeinchen an allen vier Seiten.
Via: Eine metallisierte Bohrung in einer Leiterplatte, die elektrische Verbindungen zwischen verschiedenen Kupferschichten herstellt.
HDI (High-Density Interconnect): Eine hochentwickelte Leiterplattentechnologie mit extrem hoher Verdrahtungsdichte, die Mikro-Vias und Laserbohrungen nutzt.
Impedanzkontrolle (Controlled Impedance): Die präzise Auslegung von Leiterbahnen und Schichtaufbauten, um Signalreflexionen bei hohen Frequenzen zu verhindern.
ENIG (Electroless Nickel Immersion Gold): Eine chemische Oberflächenbeschichtung mit Nickel und einer dünnen Goldschicht, die eine ebene Lötfläche und Korrosionsschutz bietet.
FR4: Ein weit verbreitetes, schwer brennbares Verbundmaterial aus Glasfaser und Epoxidharz für die Leiterplattenherstellung.
EMV (Elektromagnetische Verträglichkeit): Die Fähigkeit elektronischer Geräte, sich gegenseitig nicht durch elektromagnetische Felder zu stören.
SMD (Surface-Mounted Device): Ein Bauteil, das direkt auf die Oberfläche einer Leiterplatte gelötet wird, statt durchgesteckt zu werden.
THT (Through-Hole Technology): Eine Montagetechnik, bei der Bauteile mit Drahtanschlüssen durch Löcher in der Leiterplatte gesteckt und verlötet werden.
Prepreg: Mit Kunstharz vorgetränkte Glasfasergewebeschichten, die als Isolations- und Bindematerial zwischen den Kupferschichten von Multilayer-PCBs dienen.